Skip to content

Files

Latest commit

 

History

History
135 lines (89 loc) · 11 KB

baseline.md

File metadata and controls

135 lines (89 loc) · 11 KB

2019.1 SDAccel™ 開発環境チュートリアル

その他のバージョンを表示

アクセラレーションされた FPGA の最適化手法

2. C アプリケーションからの SDAccel アプリケーションの作成

前の演習では、アプリケーション内の大部分の時間を費やしているのが convolve_cpu 関数であることがわかりました。パフォーマンスをアクセラレーションするには、この関数をカーネルに移動して、FPGA アクセラレータ カード上で実行されるようにします。

この演習では、C 関数をハードウェア カーネルに変換して、パフォーマンスを評価するプロセスについて説明します。また、アクセラレーションされるアプリケーションのベースライン パフォーマンスの数値も判明させて、この後の演習で追加していく最適化と比較するために使用します。最初の FPGA カーネルを固定画像サイズで実行します。カーネルはハードウェア エミュレーションで実行するので、より小さな画像サイズを使用します。この段階では、画像サイズを 512x10 に設定します。

パフォーマンスを測定するには、プロファイル サマリおよびタイムライン トレース レポートを使用します。これらのレポートの詳細は、「アクセラレーションされたアプリケーションをビルドして実行するための基本的な概念」チュートリアルのプロファイルおよびトレース レポートの生成演習を参照してください。

カーネル コードの変更

次の手順で C コードをカーネル コードに変換し、convolve_cpu 関数をハードウェア アクセラレーションされたカーネルに変換して、FPGA で実行します。

ヒント: カーネル ソース ファイルは reference-files/baseline フォルダーに含まれています。必要に応じて、リファレンスとしてご利用ください。

  1. cpu_src フォルダーの convolve_kernel.cpp ファイルを選択して、convolve_fpga.cpp という名前のコピーを作成します。

  2. convolve_fpga.cpp ファイルを開いて、convolve_cpu 関数を convolve_fpga という名前に変更します。

  3. 次の HLS INTERFACE プラグマを波かっこで囲んで関数の最初に追加します。

     #pragma HLS INTERFACE s_axilite port=return bundle=control
 #pragma HLS INTERFACE s_axilite port=inFrame bundle=control
 #pragma HLS INTERFACE s_axilite port=outFrame bundle=control
 #pragma HLS INTERFACE s_axilite port=coefficient bundle=control
 #pragma HLS INTERFACE s_axilite port=coefficient_size bundle=control
 #pragma HLS INTERFACE s_axilite port=img_width bundle=control
 #pragma HLS INTERFACE s_axilite port=img_height bundle=control

    FPGA カーネルには、ホスト アプリケーションが設定されてカーネルと通信できるようにする AXI4-Lite スレーブ制御インターフェイス (s_axilite) が 1 つ必要です。return も含めたすべての関数引数は、専用のプラグマを使用してこの control インターフェイスにマップされる必要があります。

  4. また、各ポインター引数も専用のプラグマを使用して AXI メモリ マップド マスター ポート (m_axi) にマップする必要があります。次のプラグマを関数に追加します。

     #pragma HLS INTERFACE m_axi port=inFrame offset=slave bundle=gmem1
 #pragma HLS INTERFACE m_axi port=outFrame offset=slave bundle=gmem1
 #pragma HLS INTERFACE m_axi port=coefficient offset=slave bundle=gmem2

    AXI マスター ポートはグローバル メモリのデータにアクセスするためにカーネルに使用されます。データ (offset) のベース アドレスは前に定義した制御インターフェイス (slave) を使用してカーネルに提供されます。プラグマの bundle プロパティを使用すると、インターフェイス ポートに名前を付けることができます。この例の場合、関数に 3 つのポインター引数が含まれますが、カーネルには gmem1 と gmem2 の 2 つのポートが含まれるようになります。gmem1 ポートは、inFrame を読み出し、outFrame を書き込むのに使用され、gmem2 ポートは coefficient を読み出すのに使用されます。

  5. 最後に、inFrame および outFrame 引数に data_pack プラグマを追加します。このプラグマは、コンパイラに struct のエレメントすべてを 1 つの幅の広いベクターに集めるように伝えて、struct のすべてのメンバーが同時にアクセスできるようにします。

     #pragma HLS data_pack variable=inFrame
 #pragma HLS data_pack variable=outFrame

    注記: プラグマの意味については、『SDx プラグマ リファレンス ガイド』 (UG1253) を参照してください。

  6. convolve_fpga.cpp ファイルを保存します。

ハードウェア エミュレーションの実行

  1. makefile ディレクトリに移動して次のコマンドを実行して、ハードウェア エミュレーションを実行します。

    cd design/makefile
make run TARGET=hw_emu STEP=baseline SOLUTION=1 NUM_FRAMES=1

    ヒント: 各演習に基づいた変更は、src ディレクトリで実行できます。この演習のすべての最適化に対応するすべてのコードも含まれます。結果を実行するだけの場合は、コードを変更する必要はありません。これは SOLUTION=1 に設定するとイネーブルにできます。

    アプリケーションの実行中と実行後の両方でコンソールに次のテキストが表示されるはずです。

    Processed 0.02 MB in 3241.206s (0.00 MBps)

INFO: [SDx-EM 22] [Wall clock time: 23:56, Emulation time: 9.17236 ms] Data transfer between kernel(s) and global memory(s)
convolve_fpga_1:m_axi_gmem1-DDR          RD = 167.781 KB             WR = 20.000 KB
convolve_fpga_1:m_axi_gmem2-DDR          RD = 167.781 KB             WR = 0.000 KB

    最初の行は、前の実行のクロック時間とエミュレーション時間を表示します。クロック時間は現在のシステム時間で、エミュレーション時間はこの実行に対してエミュレーターがシミュレーションした時間です。次の行は、FPGA デバイスとオンボード FPGA RAM 間で転送されたデータ サイズを表示します。

ハードウェア エミュレーションのレポートの生成

  1. 次のコマンドを使用して、プロファイル サマリ レポートとタイムライン トレースを生成します。

    make gen_report TARGET=hw_emu STEP=baseline

ハードウェア エミュレーションのプロファイル サマリの表示

  1. 次のコマンドを使用して、プロファイル サマリ レポートを表示します。

    make view_prof_report TARGET=hw_emu STEP=baseline

  2. では、プロファイル サマリ レポートを見てみます。「Kernel Execution」セクションからは、カーネル実行時間が 3.903 ms であることがわかります。この数値は、それぞれの最適化段階の後にパフォーマンスの改善を測定するために使用されます。

  3. 「Kernels to Global Memory」セクションには、各転送の平均バイトが 4 バイトだけで、パフォーマンスに影響していることが示されます。

  4. また、転送数は 91024 なので、必要なデータ転送回数よりも多すぎるようです。次のセクションでは、これらのエリアで最適化をします。

  5. プロファイル サマリ レポートからのパフォーマンス結果を記録して、次の表を埋めてください。数値は、場合によって異なることもあります。

    この演習では、次の情報を記録します。

  • Time: ハードウェア エミュレーション時間。「Duration」の下の「Top Kernel Execution」セクションにリストされるプロファイル サマリ レポートに記述されています。
  • Kernel: カーネルの名前。
  • Image Size: イメージのサイズおよび形。
  • Reads: オンボード RAM から読み出されたバイト数。コンソール ウィンドウに表示され、プロファイル サマリ レポートにもリストされます。
  • Writes: オンボード RAM に書き込まれたバイト数。コンソール ウィンドウに表示され、プロファイル サマリ レポートにもリストされます。
  • Avg. Read: 各メモリ トランザクションの平均読み出しサイズ。「Data Transfer: Kernels and Global Memory」セクションの [Data Transfer] タブのプロファイル サマリ レポートに記述されています。
  • Avg. Write: 各メモリ トランザクションの平均書き込みサイズ。「Data Transfer: Kernels and Global Memory」セクションの [Data Transfer] タブのプロファイル サマリ レポートに記述されています。
  • BW: 帯域幅は (512x10x4)/Time で計算されます。
演習名 Image Size Time (HW-EM)(ms) Reads (KB) Writes (KB) Avg. Read (KB) Avg. Write (KB) BW (MBps)
baseline 512x10 3.903 344 20.0 0.004 0.004 5.2

次のステップ

ここまでで、ハードウェア カーネルを作成して、ハードウェア エミュレーション モードでアプリケーションを実行しました。次は、ホスト アプリケーションとカーネル間のデータ転送の検証を開始し、メモリ転送を最適化するためのストラテジを決定します。


メイン ページに戻る — 入門コースの初めに戻る

Copyright© 2019 Xilinx