-
-
Notifications
You must be signed in to change notification settings - Fork 21
/
Copy pathicu.hpp
835 lines (737 loc) · 28.3 KB
/
icu.hpp
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631
632
633
634
635
636
637
638
639
640
641
642
643
644
645
646
647
648
649
650
651
652
653
654
655
656
657
658
659
660
661
662
663
664
665
666
667
668
669
670
671
672
673
674
675
676
677
678
679
680
681
682
683
684
685
686
687
688
689
690
691
692
693
694
695
696
697
698
699
700
701
702
703
704
705
706
707
708
709
710
711
712
713
714
715
716
717
718
719
720
721
722
723
724
725
726
727
728
729
730
731
732
733
734
735
736
737
738
739
740
741
742
743
744
745
746
747
748
749
750
751
752
753
754
755
756
757
758
759
760
761
762
763
764
765
766
767
768
769
770
771
772
773
774
775
776
777
778
779
780
781
782
783
784
785
786
787
788
789
790
791
792
793
794
795
796
797
798
799
800
801
802
803
804
805
806
807
808
809
810
811
812
813
814
815
816
817
818
819
820
821
822
823
824
825
826
827
828
829
830
831
832
833
834
835
#pragma once
//=========================================================================//
/*! @file
@brief Interrupt Controller / 割り込みコントローラ (RX72N)
@author 平松邦仁 ([email protected])
@copyright Copyright (C) 2020, 2024 Kunihito Hiramatsu @n
Released under the MIT license @n
https://github.com/hirakuni45/RX/blob/master/LICENSE
*/
//=========================================================================//
#include "RX600/icu_utils.hpp"
#include "RX600/icu_base.hpp"
namespace device {
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief ICU class (ICUD)
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
struct icu_t : public ICU_BASE, ICU_IRQ16, ICU_GROUP, ICU_SELECT {
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief 通常割り込みベクター型
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
enum class VECTOR : uint8_t {
NONE = 0, ///< ベクター０
BUSERR = 16, ///< BSC
GROUPIE0 = 17, ///< ICU
RAMERR = 18, ///< RAM
FIFERR = 21, ///< FCU
FRDYI = 23, ///< FCU
SWINT2 = 26, // ICU
SWINT = 27, // ICU
CMI0 = 28, // CMT0
CMI1 = 29, // CMT1
CMWI0 = 30, // CMTW0
CMWI1 = 31, // CMTW1
D0FIFO0 = 34, // USB0
D1FIFO0 = 35, // USB0
SPRI0 = 38, // RSPI0
SPTI0 = 39, // RSPI0
SPRI1 = 40, // RSPI1
SPTI1 = 41, // RSPI1
SPRI = 42, // QSPI
SPTI = 43, // QSPI
SBFAI = 44, // SDHI
MBFAI = 45, // MMCIF
SSITXI0 = 46, // SSIE0 シリアルサウンドインタフェース
SSIRXI0 = 47, // SSIE0 シリアルサウンドインタフェース
SSIRTI1 = 48, // SSIE1 シリアルサウンドインタフェース
ICRXI1 = 50, // RIIC1 RXI
ICTXI1 = 51, // RIIC1 TXI
ICRXI0 = 52, // RIIC0 RXI
ICTXI0 = 53, // RIIC0 TXI
ICRXI2 = 54, // RIIC2 RXI
ICTXI2 = 55, // RIIC2 TXI
RXI0 = 58, // SCI0
TXI0 = 59,
RXI1 = 60, // SCI1
TXI1 = 61,
RXI2 = 62, // SCI2
TXI2 = 63,
IRQ0 = 64, // ICU
IRQ1 = 65,
IRQ2 = 66,
IRQ3 = 67,
IRQ4 = 68,
IRQ5 = 69,
IRQ6 = 70,
IRQ7 = 71,
IRQ8 = 72,
IRQ9 = 73,
IRQ10 = 74,
IRQ11 = 75,
IRQ12 = 76,
IRQ13 = 77,
IRQ14 = 78,
IRQ15 = 79,
RXI3 = 80, // SCI3
TXI3 = 81,
RXI4 = 82, // SCI4
TXI4 = 83,
RXI5 = 84, // SCI5
TXI5 = 85,
RXI6 = 86, // SCI6
TXI6 = 87,
LVD1 = 88, // LVD1
LVD2 = 89, // LVD2
USBR0 = 90, // USB0
ALM = 92, // RTC
PRD = 93,
IWUNI = 95, // IWDT
WUNI = 96, // WDT
PCDFI = 97, // PDC
RXI7 = 98, // SCI7
TXI7 = 99,
RXI8 = 100, // SCI8
TXI8 = 101,
RXI9 = 102, // SCI9
TXI9 = 103,
RXI10 = 104, // SCI10
TXI10 = 105,
GROUPBE0 = 106, // ICU
GROUPBL2 = 107, // ICU
SPRI2 = 108, // RSPI2
SPTI2 = 109, // RSPI2
GROUPBL0 = 110, // ICU
GROUPBL1 = 111, // ICU
GROUPAL0 = 112, // ICU
GROUPAL1 = 113, // ICU
RXI11 = 114, // SCI11
TXI11 = 115,
RXI12 = 116, // SCI12
TXI12 = 117,
DMAC0I = 120, // DMAC
DMAC1I = 121,
DMAC2I = 122,
DMAC3I = 123,
DMAC74I = 124,
OSTDI = 125, // OST
EXDMAC0I = 126, // EXDMAC
EXDMAC1I = 127,
INTB128 = 128,
INTB129,
INTB130,
INTB131,
INTB132,
INTB133,
INTB134,
INTB135,
INTB136,
INTB137,
INTB138,
INTB139,
INTB140,
INTB141,
INTB142,
INTB143,
INTB144,
INTB145,
INTB146,
INTB147,
INTB148,
INTB149,
INTB150,
INTB151,
INTB152,
INTB153,
INTB154,
INTB155,
INTB156,
INTB157,
INTB158,
INTB159,
INTB160,
INTB161,
INTB162,
INTB163,
INTB164,
INTB165,
INTB166,
INTB167,
INTB168,
INTB169,
INTB170,
INTB171,
INTB172,
INTB173,
INTB174,
INTB175,
INTB176,
INTB177,
INTB178,
INTB179,
INTB180,
INTB181,
INTB182,
INTB183,
INTB184,
INTB185,
INTB186,
INTB187,
INTB188,
INTB189,
INTB190,
INTB191,
INTB192,
INTB193,
INTB194,
INTB195,
INTB196,
INTB197,
INTB198,
INTB199,
INTB200,
INTB201,
INTB202,
INTB203,
INTB204,
INTB205,
INTB206,
INTB207,
INTA208 = 208,
INTA209,
INTA210,
INTA211,
INTA212,
INTA213,
INTA214,
INTA215,
INTA216,
INTA217,
INTA218,
INTA219,
INTA220,
INTA221,
INTA222,
INTA223,
INTA224,
INTA225,
INTA226,
INTA227,
INTA228,
INTA229,
INTA230,
INTA231,
INTA232,
INTA233,
INTA234,
INTA235,
INTA236,
INTA237,
INTA238,
INTA239,
INTA240,
INTA241,
INTA242,
INTA243,
INTA244,
INTA245,
INTA246,
INTA247,
INTA248,
INTA249,
INTA250,
INTA251,
INTA252,
INTA253,
INTA254,
INTA255,
};
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief GROUPIE0・ベクター型
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
enum class GROUPIE0 : uint8_t {
DPFPUEX = 0, ///< 倍精度浮動少数点例外
NUM_ = 1
};
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief GROUPBE0・ベクター型
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
enum class GROUPBE0 : uint8_t {
ERS0 = 0, ///< CAN0 / ERS0
ERS1, ///< CAN1 / ERS1
ERS2, ///< CAN2 / ERS2
NUM_ = 3
};
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief GROUPBL0・ベクター型
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
enum class GROUPBL0 : uint8_t {
TEI0 = 0, ///< SCI0 / TEI0（送信完了）
ERI0, ///< SCI0 / ERI0（受信エラー）
TEI1, ///< SCI1 / TEI1（送信完了）
ERI1, ///< SCI1 / ERI1（受信エラー）
TEI2, ///< SCI2 / TEI2（送信完了）
ERI2, ///< SCI2 / ERI2（受信エラー）
TEI3, ///< SCI3 / TEI3（送信完了）
ERI3, ///< SCI3 / ERI3（受信エラー）
TEI4, ///< SCI4 / TEI4（送信完了）
ERI4, ///< SCI4 / ERI4（受信エラー）
TEI5, ///< SCI5 / TEI5（送信完了）
ERI5, ///< SCI5 / ERI5（受信エラー）
TEI6, ///< SCI6 / TEI6（送信完了）
ERI6, ///< SCI6 / ERI6（受信エラー）
TEI12 = 16, ///< SCI12 / TEI12（送信完了）
ERI12, ///< SCI12 / ERI12（受信エラー）
SCIX0, ///< SCI12 / SCIX0
SCIX1, ///< SCI12 / SCIX1
SCIX2, ///< SCI12 / SCIX2
SCIX3, ///< SCI12 / SCIX3
QSPSSLI = 24, ///< QSPI / QSPSSLI
FERRI = 26, ///< CAC / FERRI
MENDI, ///< CAC / MENDI
OVFI, ///< CAC / OVFI
DOPCI, ///< DOC / DOPCI
PCFEI, ///< PDC / PCFEI
PCERI, ///< PDC / PCERI
NUM_ = 27
};
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief GROUPBL1・ベクター型
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
enum class GROUPBL1 : uint8_t {
CDETI = 3, ///< SDHI / CDETI
CACI, ///< SDHI / CACI
SDACI, ///< SDHI / SDACI
CDETIO, ///< MMCIF / CDETIO
ERRIO, ///< MMCIF / ERRIO
ACCIO, ///< MMCIF / ACCIO
OEI1, ///< POE3 / OEI1
OEI2, ///< POE3 / OEI2
OEI3, ///< POE3 / OEI3
OEI4, ///< POE3 / OEI4
TEI0, ///< RIIC0 / TEI0
EEI0, ///< RIIC0 / EEI0
TEI2, ///< RIIC2 / TEI2
EEI2, ///< RIIC2 / EEI2
SSIF0, ///< SSIE0 / SSIF0
SSIF1, ///< SSIE1 / SSIF1
S12CMPAI = 20, ///< S12AD / S12CMPAI
S12CMPBI,
S12CMPAI1 = 22, ///< S12AD1 / S12CMPAI1
S12CMPBI1,
TEI1 = 28, ///< RIIC1 / TEI1
EEI1, ///< RIIC1 / EEI1
NUM_ = 22
};
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief GROUPBL2・ベクター型
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
enum class GROUPBL2 : uint8_t {
POEGGAI = 7, ///< POEG グループＡ
POEGGBI, ///< POEG グループＢ
POEGGCI, ///< POEG グループＣ
POEGGDI, ///< POEG グループＤ
NUM_ = 4
};
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief GROUPAL0・ベクター型
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
enum class GROUPAL0 : uint8_t {
TEI8 = 0, ///< SCI8 / TEI8
ERI8, ///< SCI8 / ERI8
TEI9 = 4, ///< SCI9 / TEI9
ERI9, ///< SCI9 / ERI9
TEI10 = 8, ///< SCI10 / TEI10
ERI10, ///< SCI10 / ERI10
TEI11 = 12, ///< SCI11 / TEI11
ERI11, ///< SCI11 / ERI11
SPII0 = 16, ///< RSPI0 / SPII0
SPEI0, ///< RSPI0 / SPEI0
SPII1, ///< RSPI1 / SPII1
SPEI1, ///< RSPI1 / SPEI1
SPII2, ///< RSPI2 / SPII1
SPEI2, ///< RSPI2 / SPEI1
TEI7, ///< SCI7 / TEI11
ERI7, ///< SCI7 / ERI11
NUM_ = 16
};
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief GROUPAL1・ベクター型
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
enum class GROUPAL1 : uint8_t {
MINT = 0, ///< EPTPC / MINT
PINT, ///< PTPEDMAC / PINT
EINT0 = 4, ///< EDMAC0 / EINT0
EINT1 = 5, ///< EDMAC1 / EINT1
VPOS = 8, ///< GLCDC / VPOS
GR1UF, ///< GLCDC / GR1UF
GR2UF, ///< GLCDC / GR2UF
DRW_IRQ, ///< DRW2D / DRW_IRQ
NUM_ = 8
};
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief 選択型割り込みＡ要因・ベクター型
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
enum class SELECTA : uint8_t {
NONE = 0, ///< なし
TGIA0 = 1, ///< MTU0（TGRAのインプットキャプチャ /コンペアマッチ）
TGIB0, ///< MTU0（TGRBのインプットキャプチャ /コンペアマッチ）
TGIC0, ///< MTU0（TGRCのインプットキャプチャ /コンペアマッチ）
TGID0, ///< MTU0（TGRDのインプットキャプチャ /コンペアマッチ）
TCIV0, ///< MTU0（TCNTのオーバフロー）
TGIE0, ///< MTU0（TGREのインプットキャプチャ /コンペアマッチ）
TGIF0, ///< MTU0（TGRFのインプットキャプチャ /コンペアマッチ）
TGIA1 = 8, ///< MTU1（TGRAのインプットキャプチャ /コンペアマッチ）
TGIB1, ///< MTU1（TGRBのインプットキャプチャ /コンペアマッチ）
TCIV1, ///< MTU1（TCNTのオーバフロー）
TCIU1, ///< MTU1（TCNTのアンダフロー）
TGIA2 = 12, ///< MTU2（TGRAのインプットキャプチャ /コンペアマッチ）
TGIB2, ///< MTU2（TGRBのインプットキャプチャ /コンペアマッチ）
TCIV2, ///< MTU2（TCNTのオーバフロー）
TCIU2, ///< MTU2（TCNTのアンダフロー）
TGIA3 = 16, ///< MTU3（TGRAのインプットキャプチャ /コンペアマッチ）
TGIB3, ///< MTU3（TGRBのインプットキャプチャ /コンペアマッチ）
TGIC3, ///< MTU3（TGRCのインプットキャプチャ /コンペアマッチ）
TGID3, ///< MTU3（TGRDのインプットキャプチャ /コンペアマッチ）
TCIV3, ///< MTU3（TCNTのオーバフロー）
TGIA4 = 21, ///< MTU4（TGRAのインプットキャプチャ /コンペアマッチ）
TGIB4, ///< MTU4（TGRBのインプットキャプチャ /コンペアマッチ）
TGIC4, ///< MTU4（TGRCのインプットキャプチャ /コンペアマッチ）
TGID4, ///< MTU4（TGRDのインプットキャプチャ /コンペアマッチ）
TCIV4, ///< MTU4（TCNTのオーバフロー /アンダフロー（相補PWMモード時のみ））
TGIU5 = 27, ///< MTU5（TGRUのインプットキャプチャ /コンペアマッチ）
TGIV5, ///< MTU5（TGRVのインプットキャプチャ /コンペアマッチ）
TGIW5, ///< MTU5（TGRWのインプットキャプチャ /コンペアマッチ）
TGIA6 = 30, ///< MTU6（TGRAのインプットキャプチャ /コンペアマッチ）
TGIB6, ///< MTU6（TGRBのインプットキャプチャ /コンペアマッチ）
TGIC6, ///< MTU6（TGRCのインプットキャプチャ /コンペアマッチ）
TGID6, ///< MTU6（TGRDのインプットキャプチャ /コンペアマッチ）
TCIV6, ///< MTU6（TCNTのオーバフロー）
TGIA7 = 35, ///< MTU7（TGRAのインプットキャプチャ /コンペアマッチ）
TGIB7, ///< MTU7（TGRBのインプットキャプチャ /コンペアマッチ）
TGIC7, ///< MTU7（TGRCのインプットキャプチャ /コンペアマッチ）
TGID7, ///< MTU7（TGRDのインプットキャプチャ /コンペアマッチ）
TCIV7, ///< MTU7（TCNTのオーバフロー /アンダフロー (相補PWMモード時のみ))
TGIA8 = 41, ///< MTU8（TGRAのインプットキャプチャ /コンペアマッチ）
TGIB8, ///< MTU8（TGRBのインプットキャプチャ /コンペアマッチ）
TGIC8, ///< MTU8（TGRCのインプットキャプチャ /コンペアマッチ）
TGID8, ///< MTU8（TGRDのインプットキャプチャ /コンペアマッチ）
TCIV8, ///< MTU8（TCNTのオーバフロー）
GTCIA0 = 47,///< GPTW0 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
GTCIB0, ///< GPTW0 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
GTCIC0, ///< GPTW0 (GTCCRC レジスタのコンペアマッチ)
GTCID0, ///< GPTW0 (GTCCRD レジスタのコンペアマッチ)
GDTE0, ///< GPTW0 (デッドタイムエラー)
GTCIE0, ///< GPTW0 (GTCCRE レジスタのコンペアマッチ)
GTCIF0, ///< GPTW0 (GTCCRF レジスタのコンペアマッチ)
GTCIV0, ///< GPTW0 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
GTCIU0, ///< GPTW0 (GTCNT カウンタのアンダフロー)
GTCIA1 = 58,///< GPTW1 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
GTCIB1, ///< GPTW1 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
GTCIC1, ///< GPTW1 (GTCCRC レジスタのコンペアマッチ)
GTCID1, ///< GPTW1 (GTCCRD レジスタのコンペアマッチ)
GDTE1, ///< GPTW1 (デッドタイムエラー)
GTCIE1, ///< GPTW1 (GTCCRE レジスタのコンペアマッチ)
GTCIF1, ///< GPTW1 (GTCCRF レジスタのコンペアマッチ)
GTCIV1, ///< GPTW1 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
GTCIU1, ///< GPTW1 (GTCNT カウンタのアンダフロー)
GTCIA2 = 67,///< GPTW2 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
GTCIB2, ///< GPTW2 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
GTCIC2, ///< GPTW2 (GTCCRC レジスタのコンペアマッチ)
GTCID2, ///< GPTW2 (GTCCRD レジスタのコンペアマッチ)
GDTE2, ///< GPTW2 (デッドタイムエラー)
GTCIE2, ///< GPTW2 (GTCCRE レジスタのコンペアマッチ)
GTCIF2, ///< GPTW2 (GTCCRF レジスタのコンペアマッチ)
GTCIV2, ///< GPTW2 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
GTCIU2, ///< GPTW2 (GTCNT カウンタのアンダフロー)
GTCIA3 = 76,///< GPTW3 (GTCCRA レジスタのインプットキャプチャ / コンペアマッチ)
GTCIB3, ///< GPTW3 (GTCCRB レジスタのインプットキャプチャ / コンペアマッチ)
GTCIC3, ///< GPTW3 (GTCCRC レジスタのコンペアマッチ)
GTCID3, ///< GPTW3 (GTCCRD レジスタのコンペアマッチ)
GDTE3, ///< GPTW3 (デッドタイムエラー)
GTCIE3, ///< GPTW3 (GTCCRE レジスタのコンペアマッチ)
GTCIF3, ///< GPTW3 (GTCCRF レジスタのコンペアマッチ)
GTCIV3, ///< GPTW3 (GTCNT カウンタのオーバフロー (GTPR レジスタのコンペアマッチ))
GTCIU3, ///< GPTW3 (GTCNT カウンタのアンダフロー)
IPLS = 86, ///< EPTPC (タイマ割り込み)
PMGI0I = 98,///< PMGI0 (アクセス完了割り込み)
PMGI1I, ///< PMGI1 (アクセス完了割り込み)
NONE2 = 255,///< 割り込み選択なし
};
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief 選択型割り込みＢ要因・ベクター型
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
enum class SELECTB : uint8_t {
NONE = 0, ///< なし
CMI2 = 1, ///< CMT2 (CMCOR のコンペアマッチ)
CMI3 = 2, ///< CMT3 (CMCOR のコンペアマッチ)
CMIA0 = 3, ///< TMR0 (TCORA のコンペアマッチ)
CMIB0, ///< TMR0 (TCORB のコンペアマッチ)
OVI0, ///< TMR0 (TCNT のオーバフロー)
CMIA1, ///< TMR1 (TCORA のコンペアマッチ)
CMIB1, ///< TMR1 (TCORB のコンペアマッチ)
OVI1, ///< TMR1 (TCNT のオーバフロー)
CMIA2, ///< TMR2 (TCORA のコンペアマッチ)
CMIB2, ///< TMR2 (TCORB のコンペアマッチ)
OVI2, ///< TMR2 (TCNT のオーバフロー)
CMIA3, ///< TMR3 (TCORA のコンペアマッチ)
CMIB3, ///< TMR3 (TCORB のコンペアマッチ)
OVI3, ///< TMR3 (TCNT のオーバフロー)
TGI0A, ///< TPU0 (TGRA のインプットキャプチャ / コンペアマッチ)
TGI0B, ///< TPU0 (TGRB のインプットキャプチャ / コンペアマッチ)
TGI0C, ///< TPU0 (TGRC のインプットキャプチャ / コンペアマッチ)
TGI0D, ///< TPU0 (TGRD のインプットキャプチャ / コンペアマッチ)
TGI0V, ///< TPU0 (TCNT のオーバフロー)
TGI1A, ///< TPU1 (TGRA のインプットキャプチャ / コンペアマッチ)
TGI1B, ///< TPU1 (TGRB のインプットキャプチャ / コンペアマッチ)
TGI1V, ///< TPU1 (TCNT のオーバフロー)
TGI1U, ///< TPU1 (TCNT のアンダーフロー)
TGI2A, ///< TPU2 (TGRA のインプットキャプチャ / コンペアマッチ)
TGI2B, ///< TPU2 (TGRB のインプットキャプチャ / コンペアマッチ)
TGI2V, ///< TPU2 (TCNT のオーバフロー)
TGI2U, ///< TPU2 (TCNT のアンダーフロー)
TGI3A, ///< TPU3 (TGRA のインプットキャプチャ / コンペアマッチ)
TGI3B, ///< TPU3 (TGRB のインプットキャプチャ / コンペアマッチ)
TGI3C, ///< TPU3 (TGRC のインプットキャプチャ / コンペアマッチ)
TGI3D, ///< TPU3 (TGRD のインプットキャプチャ / コンペアマッチ)
TGI3V, ///< TPU3 (TCNT のオーバフロー)
TGI4A, ///< TPU4 (TGRA のインプットキャプチャ / コンペアマッチ)
TGI4B, ///< TPU4 (TGRB のインプットキャプチャ / コンペアマッチ)
TGI4V, ///< TPU4 (TCNT のオーバフロー)
TGI4U, ///< TPU4 (TCNT のアンダーフロー)
TGI5A, ///< TPU5 (TGRA のインプットキャプチャ / コンペアマッチ)
TGI5B, ///< TPU5 (TGRB のインプットキャプチャ / コンペアマッチ)
TGI5V, ///< TPU5 (TCNT のオーバフロー)
TGI5U, ///< TPU5 (TCNT のアンダーフロー)
IC0I0, ///< CMTW0 (CMWICR0 レジスタのインプットキャプチャ入力)
IC1I0, ///< CMTW0 (CMWICR1 レジスタのインプットキャプチャ入力)
OC0I0, ///< CMTW0 (CMWOCR0 レジスタのアウトプットコンペア出力)
OC1I0, ///< CMTW0 (CMWOCR1 レジスタのアウトプットコンペア出力)
IC0I1, ///< CMTW1 (CMWICR0 レジスタのインプットキャプチャ入力)
IC1I1, ///< CMTW1 (CMWICR1 レジスタのインプットキャプチャ入力)
OC0I1, ///< CMTW1 (CMWOCR0 レジスタのアウトプットコンペア出力)
OC1I1, ///< CMTW1 (CMWOCR1 レジスタのアウトプットコンペア出力)
CUP, ///< RTC (桁上げ割り込み)
RXF0 = 50, ///< CAN0（受信 FIFO 割り込み）
TXF0 = 51, ///< CAN0（送信 FIFO 割り込み）
RXM0 = 52, ///< CAN0（メールボックス０～３１メッセージ受信完了）
TXM0 = 53, ///< CAN0（メールボックス０～３１メッセージ送信完了）
RXF1 = 54, ///< CAN1（受信 FIFO 割り込み）
TXF1 = 55, ///< CAN1（送信 FIFO 割り込み）
RXM1 = 56, ///< CAN1（メールボックス０～３１メッセージ受信完了）
TXM1 = 57, ///< CAN1（メールボックス０～３１メッセージ送信完了）
RXF2 = 58, ///< CAN2（受信 FIFO 割り込み）
TXF2 = 59, ///< CAN2（送信 FIFO 割り込み）
RXM2 = 60, ///< CAN2（メールボックス０～３１メッセージ受信完了）
TXM2 = 61, ///< CAN2（メールボックス０～３１メッセージ送信完了）
USBI0 = 62, ///< USB0 (15 要因のステータス割り込み)
S12ADI = 64,///< S12AD (A/D 変換終了)
S12GBADI, ///< S12AD (グループ B A/D 変換終了割り込み)
S12GCADI, ///< S12AD (グループ C A/D 変換終了割り込み)
S12ADI1 = 68,///< S12AD1 (A/D 変換終了)
S12GBADI1, ///< S12AD1 (グループ B A/D 変換終了割り込み)
S12GCADI1, ///< S12AD1 (グループ C A/D 変換終了割り込み)
ELSR18I = 79,///< ELC (ELC 割り込み)
ELSR19I, ///< ELC (ELC 割り込み)
PROC_BUSY = 85, ///< TSIP (手順完了割り込み)
ROMOK, ///< TSIP (改ざん検出割り込み)
LONG_PLG, ///< TSIP (演算完了割り込み)
TEST_BUSY, ///< TSIP (テストビジー)
WRRDY0, ///< TSIP (ライトレディ 0)
WRRDY1, ///< TSIP (ライトレディ 1)
WRRDY4, ///< TSIP (ライトレディ 4)
RDRDY0, ///< TSIP (リードレディ 0)
RDRDY1, ///< TSIP (リードレディ 1)
INTEGRATE_WRRDY,///< TSIP (インテグレートライトレディ)
INTEGRATE_RDRDY,///< TSIP (インテグレートリードレディ)
NONE2 = 255, ///< 割り込み選択なし
};
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief IR レジスタ
@param[in] base ベースアドレス
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
template <uint32_t base>
struct ir_t {
//-------------------------------------------------------------//
/*!
@brief []オペレータ
@param[in] vec 通常割り込みベクター型
@return IR レジスターの参照
*/
//-------------------------------------------------------------//
volatile uint8_t& operator [] (VECTOR vec) {
return *reinterpret_cast<volatile uint8_t*>(base + static_cast<uint8_t>(vec));
}
};
static inline ir_t<0x0008'7000> IR;
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief IER レジスタ
@param[in] base ベースアドレス
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
template <uint32_t base>
struct ier_t {
//-------------------------------------------------------------//
/*!
@brief 許可、不許可
@param[in] vec 通常割り込みベクター型
@param[in] ena 不許可の場合「false」
*/
//-------------------------------------------------------------//
void enable(VECTOR vec, bool ena = true) noexcept
{
auto idx = static_cast<uint8_t>(vec);
auto tmp = rd8_(base + (idx >> 3));
if(ena) {
tmp |= 1 << (idx & 7);
} else {
tmp &= ~(1 << (idx & 7));
}
wr8_(base + (idx >> 3), tmp);
}
//-------------------------------------------------------------//
/*!
@brief 許可状態を取得
@param[in] vec 通常割り込みベクター型
@return 許可状態（許可の場合「true」）
*/
//-------------------------------------------------------------//
bool get(VECTOR vec) const noexcept
{
auto idx = static_cast<uint8_t>(vec);
auto tmp = rd8_(base + (idx >> 3));
return tmp & (1 << (idx & 7));
}
};
static inline ier_t<0x0008'7200> IER;
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief IPR レジスタ @n
全て、下位４ビットが有効
@param[in] base ベースアドレス
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
template <uint32_t base>
struct ipr_t {
//-------------------------------------------------------------//
/*!
@brief []オペレータ
@param[in] vec 標準割り込みベクター型
@return IPR レジスターの参照
*/
//-------------------------------------------------------------//
volatile uint8_t& operator [] (VECTOR vec) noexcept {
uint32_t idx = 0;
switch(vec) {
case VECTOR::BUSERR: idx = 0; break;
case VECTOR::RAMERR: idx = 0; break;
case VECTOR::FIFERR: idx = 1; break;
case VECTOR::FRDYI: idx = 2; break;
case VECTOR::SWINT2: idx = 3; break;
case VECTOR::SWINT: idx = 3; break;
case VECTOR::CMI0: idx = 4; break;
case VECTOR::CMI1: idx = 5; break;
case VECTOR::CMWI0: idx = 6; break;
case VECTOR::CMWI1: idx = 7; break;
default: idx = static_cast<uint32_t>(vec); break;
}
return *reinterpret_cast<volatile uint8_t*>(base + idx);
}
};
static inline ipr_t<0x0008'7300> IPR;
/// @brief ソフトウェア割り込み 2 起動レジスタ (SWINT2R)
static inline SWINT2R_ SWINT2R;
/// @brief DTC 転送要求許可レジスタ (DTCER)
static inline dtcer_t<0x0008'7100, VECTOR> DTCER;
/// @brief DMAC 起動要因選択レジスタ m (DMRSRm) (m = DMAC チャネル番号 )
static inline DMRSR8N_ DMRSR;
static inline DMRSR0_ DMRSR0;
static inline DMRSR1_ DMRSR1;
static inline DMRSR2_ DMRSR2;
static inline DMRSR3_ DMRSR3;
static inline DMRSR4_ DMRSR4;
static inline DMRSR5_ DMRSR5;
static inline DMRSR6_ DMRSR6;
static inline DMRSR7_ DMRSR7;
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief グループ IE0 割り込み要求レジスタ（GRPIE0） @n
グループ BE0 割り込み要求レジスタ（GRPBE0） @n
グループ BL0/1 割り込み要求レジスタ（GRPBL0/GRPBL1/GRPBL2） @n
グループ AL0/1 割り込み要求レジスタ（GRPAL0/GRPAL1）
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
static inline grp_t<0x0008'75B0, GROUPIE0> GRPIE0;
static inline grp_t<0x0008'7600, GROUPBE0> GRPBE0;
static inline grp_t<0x0008'7630, GROUPBL0> GRPBL0;
static inline grp_t<0x0008'7634, GROUPBL1> GRPBL1;
static inline grp_t<0x0008'7638, GROUPBL2> GRPBL2;
static inline grp_t<0x0008'7830, GROUPAL0> GRPAL0;
static inline grp_t<0x0008'7834, GROUPAL1> GRPAL1;
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief グループ BE0 割り込み要求許可レジスタ（GENBE0） @n
グループ BL0/1 割り込み要求許可レジスタ（GENBL0/GENBL1/GENBL2） @n
グループ AL0/1 割り込み要求許可レジスタ（GENAL0/GENAL1）
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
static inline gen_t<0x0008'75B4, GROUPIE0> GENIE0;
static inline gen_t<0x0008'7640, GROUPBE0> GENBE0;
static inline gen_t<0x0008'7670, GROUPBL0> GENBL0;
static inline gen_t<0x0008'7674, GROUPBL1> GENBL1;
static inline gen_t<0x0008'7678, GROUPBL2> GENBL2;
static inline gen_t<0x0008'7870, GROUPAL0> GENAL0;
static inline gen_t<0x0008'7874, GROUPAL1> GENAL1;
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief グループ IE0 割り込みクリアレジスタ（GCRIE0）
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
typedef gcr_t<0x0008'75B8, GROUPIE0> GCRIE0_;
static inline GCRIE0_ GCRIE0;
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief グループ BE0 割り込みクリアレジスタ（GCRBE0）
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
typedef gcr_t<0x0008'7680, GROUPBE0> GCRBE0_;
static inline GCRBE0_ GCRBE0;
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief 選択型割り込み B 要因選択レジスタ n（SLIBRn）（n = 144 ～ 207）
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
static inline icu_utils::slixr_t<0x0008'7700, VECTOR, SELECTB> SLIBR;
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
/*!
@brief 選択型割り込み A 要因選択レジスタ n（SLIARn）（n = 208 ～ 255）
*/
//+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++//
static inline icu_utils::slixr_t<0x0008'7900, VECTOR, SELECTA> SLIAR;
};
typedef icu_t ICU;
}