wip ch6.1

laixintao · laixintao · commit 1774cb411638 · 2019-06-14T00:41:45.000+08:00
diff --git a/chapter6/01_Introduction.rst b/chapter6/01_Introduction.rst
@@ -5,4 +5,6 @@
 
 .. image:: ../images/gpu-architecture.png
 
-每个 SM 又被分成一组流处理器(Stream Processors, SP)，每一个 SP 都有一个可以执行的核心，可以运行一个线程。SP 表示执行逻辑的最小单位，表示更精细的并行度。
+每个 SM 又被分成一组流处理器(Stream Processors, SP)，每一个 SP 都有一个可以执行的核心，可以运行一个线程。SP 表示执行逻辑的最小单位，表示更精细的并行度。SM和SP的概念本质上是结构性的，但这可以概述 GPU 的 SP 的组织逻辑，即以特定执行模式为特征的逻辑单元组合在一起。一组中所有核心同时运行相同的指令，属于我们在本书第一章中描述的单指令多数据（SIMD）模型。
+
+
