Update Introduction.rst (#51)

Author: yihuajack

source/functions.rst

@@ -503,7 +503,7 @@ shell函数也不像其它的函数。顾名思义，它的参数应该就是操
 
 注意，这个函数会新生成一个Shell程序来执行命令，所以你要注意其运行性能，如果你的Makefile中
 有一些比较复杂的规则，并大量使用了这个函数，那么对于你的系统性能是有害的。特别是Makefile的
-隐晦的规则可能会让你的shell函数执行的次数比你想像的多得多。
+隐式规则可能会让你的shell函数执行的次数比你想像的多得多。
 
 控制make的函数
 --------------

source/introduction.rst

@@ -22,22 +22,22 @@ makefile的规则
 .. code-block:: makefile
 
     target ... : prerequisites ...
-        command
+        recipe
         ...
         ...
 
 target
-    可以是一个object file（目标文件），也可以是一个执行文件，还可以是一个标签（label）。对
+    可以是一个object file（目标文件），也可以是一个可执行文件，还可以是一个标签（label）。对
     于标签这种特性，在后续的“伪目标”章节中会有叙述。
 prerequisites
-    生成该target所依赖的文件和/或target
-command
-    该target要执行的命令（任意的shell命令）
+    生成该target所依赖的文件和/或target。
+recipe
+    该target要执行的命令（任意的shell命令）。
 
 这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisites中的文件，
 其生成规则定义在command中。说白一点就是说::
 
-    prerequisites中如果有一个以上的文件比target文件要新的话，command所定义的命令就会被执行。
+    prerequisites中如果有一个以上的文件比target文件要新的话，recipe所定义的命令就会被执行。
 
 这就是makefile的规则，也就是makefile中最核心的内容。
 
@@ -48,7 +48,7 @@ command
 一个示例
 --------
 
-正如前面所说，如果一个工程有3个头文件和8个c文件，为了完成前面所述的那三个规则，我们的makefile
+正如前面所说，如果一个工程有3个头文件和8个C文件，为了完成前面所述的那三个规则，我们的makefile
 应该是下面的这个样子的。
 
 .. code-block:: makefile
@@ -80,20 +80,20 @@ command
 
 反斜杠（ ``\`` ）是换行符的意思。这样比较便于makefile的阅读。我们可以把这个内容保存在名字
 为“makefile”或“Makefile”的文件中，然后在该目录下直接输入命令 ``make`` 就可以生成执行文
-件edit。如果要删除执行文件和所有的中间目标文件，那么，只要简单地执行一下 ``make clean`` 就
+件edit。如果要删除可执行文件和所有的中间目标文件，那么，只要简单地执行一下 ``make clean`` 就
 可以了。
 
-在这个makefile中，目标文件（target）包含：执行文件edit和中间目标文件（ ``*.o`` ），依赖文
+在这个makefile中，目标文件（target）包含：可执行文件edit和中间目标文件（ ``*.o`` ），依赖文
 件（prerequisites）就是冒号后面的那些 ``.c`` 文件和 ``.h`` 文件。每一个 ``.o`` 文件都有
-一组依赖文件，而这些 ``.o`` 文件又是执行文件 ``edit`` 的依赖文件。依赖关系的实质就是说明了目
+一组依赖文件，而这些 ``.o`` 文件又是可执行文件 ``edit`` 的依赖文件。依赖关系的实质就是说明了目
 标文件是由哪些文件生成的，换言之，目标文件是哪些文件更新的。
 
-在定义好依赖关系后，后续的那一行定义了如何生成目标文件的操作系统命令，一定要以一个 ``Tab`` 键
+在定义好依赖关系后，后续的recipe行定义了如何生成目标文件的操作系统命令，一定要以一个 ``Tab`` 键
 作为开头。记住，make并不管命令是怎么工作的，他只管执行所定义的命令。make会比较targets文件
 和prerequisites文件的修改日期，如果prerequisites文件的日期要比targets文件的日期要新，或
 者target不存在的话，那么，make就会执行后续定义的命令。
 
-这里要说明一点的是， ``clean`` 不是一个文件，它只不过是一个动作名字，有点像c语言中的label一
+这里要说明一点的是， ``clean`` 不是一个文件，它只不过是一个动作名字，有点像C语言中的label一
 样，其冒号后什么也没有，那么，make就不会自动去找它的依赖性，也就不会自动执行其后所定义的命令。
 要执行其后的命令，就要在make命令后明显得指出这个label的名字。这样的方法非常有用，我们可以在一
 个makefile中定义不用的编译或是和编译无关的命令，比如程序的打包，程序的备份，等等。
@@ -110,8 +110,8 @@ make是如何工作的
    文件新，那么，他就会执行后面所定义的命令来生成 ``edit`` 这个文件。
 #. 如果 ``edit`` 所依赖的 ``.o`` 文件也不存在，那么make会在当前文件中找目标为 ``.o`` 文件
    的依赖性，如果找到则再根据那一个规则生成 ``.o`` 文件。（这有点像一个堆栈的过程）
-#. 当然，你的C文件和H文件是存在的啦，于是make会生成 ``.o`` 文件，然后再用 ``.o`` 文件生
-   成make的终极任务，也就是执行文件 ``edit`` 了。
+#. 当然，你的C文件和头文件是存在的啦，于是make会生成 ``.o`` 文件，然后再用 ``.o`` 文件生
+   成make的终极任务，也就是可执行文件 ``edit`` 了。
 
 这就是整个make的依赖性，make会一层又一层地去找文件的依赖关系，直到最终编译出第一个目标文件。在
 找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么make就会直接退出，并报错，而对于所
@@ -222,13 +222,13 @@ GNU的make很强大，它可以自动推导文件以及文件依赖关系后面
     clean :
         rm edit $(objects)
 
-这种方法，也就是make的“隐晦规则”。上面文件内容中， ``.PHONY`` 表示 ``clean`` 是个伪目标
+这种方法就是make的“隐式规则”。上面文件内容中， ``.PHONY`` 表示 ``clean`` 是个伪目标
 文件。
 
-关于更为详细的“隐晦规则”和“伪目标文件”，我会在后续给你一一道来。
+关于更为详细的“隐式规则”和“伪目标文件”，我会在后续给你一一道来。
 
-另类风格的makefiles
--------------------
+makefile的另一种风格
+--------------------
 
 既然我们的make可以自动推导命令，那么我看到那堆 ``.o`` 和 ``.h`` 的依赖就有点不爽，那么多的
 重复的 ``.h`` ，能不能把其收拢起来，好吧，没有问题，这个对于make来说很容易，谁叫它提供了自动
@@ -250,14 +250,17 @@ GNU的make很强大，它可以自动推导文件以及文件依赖关系后面
     clean :
         rm edit $(objects)
 
-这种风格，让我们的makefile变得很简单，但我们的文件依赖关系就显得有点凌乱了。鱼和熊掌不可兼得。
+这里 ``defs.h`` 是所有目标文件的依赖文件， ``command.h`` 和 ``buffer.h`` 是对应目标文件的
+依赖文件。
+
+这种风格能让我们的makefile变得很短，但我们的文件依赖关系就显得有点凌乱了。鱼和熊掌不可兼得。
 还看你的喜好了。我是不喜欢这种风格的，一是文件的依赖关系看不清楚，二是如果文件一多，要加入几个
 新的 ``.o`` 文件，那就理不清楚了。
 
-清空目标文件的规则
+清空目录的规则
 ------------------
 
-每个Makefile中都应该写一个清空目标文件（ ``.o`` 和执行文件）的规则，这不仅便于重编译，也很
+每个Makefile中都应该写一个清空目标文件（ ``.o`` ）和可执行文件的规则，这不仅便于重编译，也很
 利于保持文件的清洁。这是一个“修养”（呵呵，还记得我的《编程修养》吗）。一般的风格都是：
 
 .. code-block:: makefile
@@ -284,15 +287,15 @@ GNU的make很强大，它可以自动推导文件以及文件依赖关系后面
 Makefile里有什么？
 ------------------
 
-Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。
+Makefile里主要包含了五个东西：显式规则、隐式规则、变量定义、指令和注释。
 
 #. 显式规则。显式规则说明了如何生成一个或多个目标文件。这是由Makefile的书写者明显指出要生成的
    文件、文件的依赖文件和生成的命令。
-#. 隐晦规则。由于我们的make有自动推导的功能，所以隐晦的规则可以让我们比较简略地书写
-   Makefile，这是由make所支持的。
+#. 隐式规则。由于我们的make有自动推导的功能，所以隐式规则可以让我们比较简略地书写Makefile，
+   这是由make所支持的。
 #. 变量的定义。在Makefile中我们要定义一系列的变量，变量一般都是字符串，这个有点像你C语言中的
    宏，当Makefile被执行时，其中的变量都会被扩展到相应的引用位置上。
-#. 文件指示。其包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像C语言中
+#. 指令。其包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像C语言中
    的include一样；另一个是指根据某些情况指定Makefile中的有效部分，就像C语言中的预编译#if一
    样；还有就是定义一个多行的命令。有关这一部分的内容，我会在后续的部分中讲述。
 #. 注释。Makefile中只有行注释，和UNIX的Shell脚本一样，其注释是用 ``#`` 字符，这个就
@@ -304,32 +307,33 @@ Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定
 Makefile的文件名
 ----------------
 
-默认的情况下，make命令会在当前目录下按顺序找寻文件名为“GNUmakefile”、
-“makefile”、“Makefile”的文件，找到了解释这个文件。在这三个文件名中，最好使用“Makefile”
-这个文件名，因为，这个文件名第一个字符为大写，这样有一种显目的感觉。最好不要用“GNUmakefile”，
-这个文件是GNU的make识别的。有另外一些make只对全小写的“makefile”文件名敏感，但是基本上来说，
-大多数的make都支持“makefile”和“Makefile”这两种默认文件名。
+默认的情况下，make命令会在当前目录下按顺序寻找文件名为 ``GNUmakefile`` 、 ``makefile`` 和
+``Makefile`` 的文件。在这三个文件名中，最好使用 ``Makefile`` 这个文件名，因为这个文件名在
+排序上靠近其它比较重要的文件，比如 ``README``。最好不要用 ``GNUmakefile``，因为这个文件名
+只能由GNU ``make`` ，其它版本的 ``make`` 无法识别，但是基本上来说，大多数的 ``make`` 都支持
+``makefile`` 和 ``Makefile`` 这两种默认文件名。
 
-当然，你可以使用别的文件名来书写Makefile，比如：“Make.Linux”，“Make.Solaris”
-，“Make.AIX”等，如果要指定特定的Makefile，你可以使用make的 ``-f`` 和 ``--file`` 参数，
-如： ``make -f Make.Linux`` 或 ``make --file Make.AIX`` 。
+当然，你可以使用别的文件名来书写Makefile，比如：“Make.Solaris”，“Make.Linux”
+等，如果要指定特定的Makefile，你可以使用make的 ``-f`` 或 ``--file`` 参数，如：
+``make -f Make.Solaris`` 或 ``make --file Make.Linux`` 。如果你使用多条 ``-f`` 或 ``--file``
+参数，你可以指定多个makefile。
 
-引用其它的Makefile
+包含其它Makefile
 ------------------
 
-在Makefile使用 ``include`` 关键字可以把别的Makefile包含进来，这很像C语言的
+在Makefile使用 ``include`` 指令可以把别的Makefile包含进来，这很像C语言的
 ``#include`` ，被包含的文件会原模原样的放在当前文件的包含位置。 ``include`` 的语法是：
 
 .. code-block:: makefile
 
-    include <filename>
+    include <filenames>...
 
-``filename`` 可以是当前操作系统Shell的文件模式（可以包含路径和通配符）。
+``<filenames>`` 可以是当前操作系统Shell的文件模式（可以包含路径和通配符）。
 
 在 ``include`` 前面可以有一些空字符，但是绝不能是 ``Tab`` 键开始。 ``include`` 和
-``<filename>`` 可以用一个或多个空格隔开。举个例子，你有这样几个Makefile： ``a.mk`` 、
+``<filenames>`` 可以用一个或多个空格隔开。举个例子，你有这样几个Makefile： ``a.mk`` 、
 ``b.mk`` 、 ``c.mk`` ，还有一个文件叫 ``foo.make`` ，以及一个变量 ``$(bar)`` ，其包含
-了 ``e.mk`` 和 ``f.mk`` ，那么，下面的语句：
+了 ``bish`` 和 ``bash`` ，那么，下面的语句：
 
 .. code-block:: makefile
 
@@ -339,16 +343,20 @@ Makefile的文件名
 
 .. code-block:: makefile
 
-    include foo.make a.mk b.mk c.mk e.mk f.mk
+    include foo.make a.mk b.mk c.mk bish bash
 
 make命令开始时，会找寻 ``include`` 所指出的其它Makefile，并把其内容安置在当前的位置。就好
 像C/C++的 ``#include`` 指令一样。如果文件都没有指定绝对路径或是相对路径的话，make会在当前目
 录下首先寻找，如果当前目录下没有找到，那么，make还会在下面的几个目录下找：
 
 #. 如果make执行时，有 ``-I`` 或 ``--include-dir`` 参数，那么make就会在这个参数所指定的目
    录下去寻找。
-#. 如果目录 ``<prefix>/include`` （一般是： ``/usr/local/bin`` 或
-   ``/usr/include`` ）存在的话，make也会去找。
+#. 接下来按顺序寻找目录 ``<prefix>/include`` （一般是 ``/usr/local/bin`` ）、
+   ``/usr/gnu/include`` 、 ``/usr/local/include`` 、 ``/usr/include`` 。
+
+环境变量 ``.INCLUDE_DIRS`` 包含当前 make 会寻找的目录列表。你应当避免使用命令行参数
+``-I`` 来寻找以上这些默认目录，否则会使得 ``make`` “忘掉”所有已经设定的包含目录，包括默认
+目录。
 
 如果有文件没有找到的话，make会生成一条警告信息，但不会马上出现致命错误。它会继续载入其它的
 文件，一旦完成makefile的读取，make会再重试这些没有找到，或是不能读取的文件，如果还是
@@ -357,15 +365,15 @@ make命令开始时，会找寻 ``include`` 所指出的其它Makefile，并把
 
 .. code-block:: makefile
 
-    -include <filename>
+    -include <filenames>...
 
-其表示，无论include过程中出现什么错误，都不要报错继续执行。和其它版本make兼容的相关命令
-是sinclude，其作用和这一个是一样的。
+其表示，无论include过程中出现什么错误，都不要报错继续执行。如果要和其它版本 ``make`` 兼容，
+可以使用 ``sinclude`` 代替 ``-include`` 。
 
 环境变量MAKEFILES
 -----------------
 
-如果你的当前环境中定义了环境变量 ``MAKEFILES`` ，那么，make会把这个变量中的值做一个类似于
+如果你的当前环境中定义了环境变量 ``MAKEFILES`` ，那么make会把这个变量中的值做一个类似于
 ``include`` 的动作。这个变量中的值是其它的Makefile，用空格分隔。只是，它和 ``include`` 不
 同的是，从这个环境变量中引入的Makefile的“目标”不会起作用，如果环境变量中定义的文件发现
 错误，make也会不理。
@@ -382,7 +390,7 @@ GNU的make工作时的执行步骤如下：（想来其它的make也是类似）
 #. 读入所有的Makefile。
 #. 读入被include的其它Makefile。
 #. 初始化文件中的变量。
-#. 推导隐晦规则，并分析所有规则。
+#. 推导隐式规则，并分析所有规则。
 #. 为所有的目标文件创建依赖关系链。
 #. 根据依赖关系，决定哪些目标要重新生成。
 #. 执行生成命令。

source/overview.rst

@@ -30,7 +30,7 @@ makefile带来的好处就是——“自动化编译”，一旦写好，只需
 
 在此，我想多说关于程序编译的一些规范和方法。一般来说，无论是C还是C++，首先要把源文件编译成中间
 代码文件，在Windows下也就是 ``.obj`` 文件，UNIX下是 ``.o`` 文件，即Object File，这个动
-作叫做编译（compile）。然后再把大量的Object File合成执行文件，这个动作叫作链接（link）。
+作叫做编译（compile）。然后再把大量的Object File合成可执行文件，这个动作叫作链接（link）。
 
 编译时，编译器需要的是语法的正确，函数与变量的声明的正确。对于后者，通常是你需要告诉编译器头文
 件的所在位置（头文件中应该只是声明，而定义应该放在C/C++文件中），只要所有的语法正确，编译器就
@@ -44,7 +44,7 @@ makefile带来的好处就是——“自动化编译”，一旦写好，只需
 叫“库文件”（Library File），也就是 ``.lib`` 文件，在UNIX下，是Archive File，也就是
 ``.a`` 文件。
 
-总结一下，源文件首先会生成中间目标文件，再由中间目标文件生成执行文件。在编译时，编译器只检测程
+总结一下，源文件首先会生成中间目标文件，再由中间目标文件生成可执行文件。在编译时，编译器只检测程
 序语法和函数、变量是否被声明。如果函数未被声明，编译器会给出一个警告，但可以生成Object File。
 而在链接程序时，链接器会在所有的Object File中找寻函数的实现，如果找不到，那到就会报链接错误码
 （Linker Error），在VC下，这种错误一般是： ``Link 2001错误`` ，意思说是说，链接器未能找到

source/variables.rst

@@ -346,11 +346,11 @@ dir这个变量的值是“/foo/bar”，后面还跟了4个空格，如果我
 由于前次的赋值符是 ``=`` ，所以 ``+=`` 也会以 ``=`` 来做为赋值，那么岂不会发生变量的递补归
 定义，这是很不好的，所以make会自动为我们解决这个问题，我们不必担心这个问题。
 
-override 指示符
+override 指令
 ---------------
 
 如果有变量是通常make的命令行参数设置的，那么Makefile中对这个变量的赋值会被忽略。如果你想
-在Makefile中设置这类参数的值，那么，你可以使用“override”指示符。其语法是::
+在Makefile中设置这类参数的值，那么，你可以使用“override”指令。其语法是::
 
     override <variable>; = <value>;
 
@@ -360,7 +360,7 @@ override 指示符
 
     override <variable>; += <more text>;
 
-对于多行的变量定义，我们用define指示符，在define指示符前，也同样可以使用override指示符，
+对于多行的变量定义，我们用define指令，在define指令前，也同样可以使用override指令，
 如::
 
     override define foo
@@ -373,7 +373,7 @@ override 指示符
 还有一种设置变量值的方法是使用define关键字。使用define关键字设置变量的值可以有换行，这有利于
 定义一系列的命令（前面我们讲过“命令包”的技术就是利用这个关键字）。
 
-define指示符后面跟的是变量的名字，而重起一行定义变量的值，定义是以endef 关键字结束。其工作方
+define指令后面跟的是变量的名字，而重起一行定义变量的值，定义是以endef 关键字结束。其工作方
 式和“=”操作符一样。变量的值可以包含函数、命令、文字，或是其它变量。因为命令需要以[Tab]键开头，
 所以如果你用define定义的命令变量中没有以 ``Tab`` 键开头，那么make 就不会把其认为是命令。